数字

如图 所示的持续向上 /下计数方式工作时，将产生对称的 PWM 波输。 在这种计数方式下，计数器的值由初值开始向上跳增，当到达 T1PR 值时，开始递减跳变，直至计数器的值为零时又重新向上跳增，如此循环往复。 在计数器跳变的工程中，计数器的值都与比较寄存器 CMPRx（ x= 3） 的值作比较，当计数器的值与任一比较寄存器的值相等，则对应的该相方波输出发生电平翻转，如图 所示，在一个周期内

CT 等器件的生产以及并联、串联技术的发展应用，使高低压、大功率变频器产品的生产及应用成为现实。 控制理论和微电子技术的发展。 矢量控制、磁通控制、转矩控制、模糊控制等新的控制理论为高性能的变频器提供了理论基础 ： 16 位、 32 位高速微处理器以及信号处理器 （ DSP） 和专用集成电路 （ ASIC） 技术的快速发展，为实现变频器高精度、多功能提供了硬件手段。

有一个更深入的了解。 在了解课题以后，接下来本人通过各种途径收集关于课题的资料。 通过这些资料，可以在学习前人成果的基础上，对自己课题做好充分的扩展和发挥。 本课题主要设计方案是从硬件设计和软件编程两个方面来完成设计目的，选用 TI 公司 TMS320VC5402 定点数字信号处理芯片 ]13[ 作为 CPU。 硬件方面设计主要原理是：通过信号发送器产生的 0~2V 模拟信号，经过 AD 采样

叫 做 的工程文件。 (4) 选择 ProjectAdd files to Project，把文件加到工程里。 你也可以在左边的工程视图窗口里右击工程，选择 Add files to Project。 (5) 从你所创建的文件夹里添加 , , 和 (映射内存的连接命令文件 )。 3. 编译工程 :单击 “Project”菜单， “Rebuild all”项，编译工程中的文件，生成 文件。 4.

应 Hd(ejw)的 N 个等间隔的取样值。 滤波器的实现方法 数字滤 波器的实现方法一般有 以下 几种 : (1)在通用的计算机上用软件实现。 软件可以是由自己编写，也可以使用现成的软件包。 这种方法的缺点是速度太慢，不能用于实时系统，主要用于 DSP算法的模拟与仿真。 (2)在通用的计算机系统中加上专用的加速处理机实现。 这种方法不便于系统的独立运行。 (3)用通用的单片机实现。

处 第 7 学期 15周前 院 系 主任、教学秘书 3 完成毕业实习 (毕业调研 )报告及外文翻译、开题报告。 教务处随 院系主任、指导教师 4 中期检查：院制定中期检查方案。 教务处随机进 行进行抽查。 学生完成毕业设计（论 第 8 学期 9 周前 院 系 主任、教务处 院系部下达毕业设计答 会，报教务处备案。 完成 第 8学期 14周 第 教研室（课程组）、院系 6 院系部将毕业设计 (论文

存储器时， 当作 数据 /地址总线。 不扩展时，可做一般的 I/O 使用，但内部无上拉电阻，作为输入或输出时应在外部接上拉电阻。 P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时， P1

sec2=0000。 sec1=0000。 sec0=39。 139。 elsif (sec1=1001) then jidao 9s sec1=0000。 sec2=sec2+1。 sec0=39。 039。 else sec1=sec1+1。 zhengchangjishu 1s sec0=39。 039。 end if。 end if。 end process。 end。 三、时序仿真：

量周期的原理图 频率计测量周期的原理图如下： 频率计测量周期的原理图 图 2 脉冲形成模块 计数模块 译码模块 控制模块 分频模块 量程切换模块 被测信号 锁存 清零 使能 基准信号 廊坊燕京职业技术学院毕业论文（设计） 第 6 页 共 47页 2 频率计测量频率的层次化设计方案 4 位十进制计数器模块 4位十进制计数器模块包含 4 个级联十进制计数器

1=39。 039。 then t:=t+1。 case t is when 1=cba=000。 dw1=1。 when 2=cba=001。 dw1=2。 when others=cba=000。 dw1=1。 end case。 end if。 end if。 end if。 end process。 end Behavioral。 15 显示； library IEEE。 use。