数字

备接收 DS18B20山东 科技大学学士 学位 论文 系统的硬件设计 14 传来的数据， DS18B20 将在总线拉低后 15us 之内将数据传到总线上，因此，控制器必须在拉低电平然后释放总线 15us 之内采样总线上的数据。 每次读取一位数 据不小于 60us，如图 所示。 图 读时序 原理图 电源连接 DS18B20 可使用寄生电源，可以在 I/O 引脚处于高电平时获取些能量

式来完成 . (2)采用自顶向下的设计流程和不同层次间的并行设计，以确保设计一次成功，而设计人员只要把精力集中在系统概念和方案的优化上。 (3)所有不同层次的设计、仿真、测试和接口工具都集中在统一的开放环境之中，它们都有统一的原始模型、统一的数据格式与数据库管理直至统一的人机界面，使得不同专业、不同厂家的工程设计人员的劳动成果，可以在各个层次上相互调用 . (4)所有 的设计结果都以符合

制， 8 进制， 16 进制等）的基带信号。 多进制数字调制载波参数有 M 种不同的取值，多进制数字调制比二进制数字调制有两个突出的优点：一是有于多进制数字信号含有更多的信息使频带利用率更高；二是在相同的信息速率下持续时间长，可以提高码元的能量，从而减小由于信道特性引起的码间干扰。 现实中用得最多的一种调制方式是多进制相移键控（ MPSK）。 多进制相移键控又称为多相制，因为基带信号有 M

2 17 图 6 二进制移频键控信号的时间波形 由图 6 可看出 bn 是 an 的反码即若 an 1 则 bn 0 若 an 0 则 bn 1 于是 bn θn 和分别代表第 n 个信号码元的初始相位在二进制移频键控信号中和θ n 不携带信息通常可令和θ n 为零因此二进制移频键控信号的时域表达式可简化为 二进制移频键控信号的产生可以采用模拟调频电路来实现也可以采用数字键控的方法来实现 图 7

产的单时钟 /机器周期 (1T)的单片机，是高速 /低功耗 /超强抗干扰的新一代 8051 单片机，指令代码完全兼容传统8051,但速度快 812倍。 内部集成 MAX810专用复位电路 ,2 路 PWM,8路高速 10 位A/D 转换 (250K/S),针对电机控制，强干 扰场合。 可通过串口（ ）直接下载用户程序，数秒即可完成一片。 8. 有 EEPROM 功能

IIR 滤波器设计的经典方法。 经典法可设计出低通、高通、带通、带阻等各种 IIR 滤波器。 在 MATLAB 中，经典法设计 IIR 数字滤波器采用下面的主要步骤框图： IIR 滤波器 由上可见，经典设计法是利用模拟滤波器的设计成果。 第二步完成之后，一个达 到期望性能指标的模拟滤波器已经设计出来。 第三步离散化主要任务就是把模拟滤波器变换成数字滤波器，即把模拟滤波器的系数

器供我们选择，如巴特沃斯 (Butterworth 滤波器 .切比雪夫 (Chebyshev)滤波器等。 这些工作的理论分析和设计方法在 20 世纪 30 年代就完成，然而烦琐 .冗长的数字计算使它难以付诸实用。 直到 50 年代，由于计算机技术的逐步成熟，求出大量设计参数和图表，这种方法才得到广泛应用。 这些典型的滤波器各有特点：α dB 0dB β dB p s ω  Tja eH

5ns的时钟信号；清 0端（ reset）前面一小段（ 100ns）为低电平，后面均为高电平；置数端（ set）前面一小段（ 200ns）为低电平，后面均为高电平；时重置端（ h1）可设置数值为 20时，保存波形图，进行仿真，产生如下波形： 由上述波形可以清楚的看到：当清 0信号（ reset）无效时，时计时器置数，从 20时开始计数，到 23时回到 0，并且从 enhour输出一个高电平。

39。 039。 then if clk39。 event and clk=39。 139。 then 信号为 1时有效 if(count=100) then 当扫描为次数为 100 次时 q=39。 039。 count :=0。 else count:=count+1。 否则开始计数 end if。 end if。 else q=39。 139。 end if。 秒 /分

MOV 22H,00H。 一小时时间到 ○ 2 74LS161 构成二十四进制计数器 ： 二十四进制计数器，也是用两个 74LS161 集成块来实现的，方法与二十四进制计数器大同小异，但其要求个位是十进制，状态变化在 0000～ 1001 间循环，十位是二进制，状态变化在 0000～ 0010 间循环，显示为 0~23 时。 原理：由分计数器送来的进位脉冲送入时个位计数器