锁相环路
毕业论文_基于锁相环路的高频信号源的设计(编辑修改稿)
数据存储器（ RAM）， 32 个外部双向输入 /输出（ I/O）口， 5 个中断优先级 2 层中断嵌套中断， 2 个 16位可编程定时计数器 ,2 个全双工串行通信口，看门狗（ WDT）电路，片内时钟振荡器。 此外， AT89S52 设计和配置了振荡频率可为 0Hz 并可通过软件设置省电模式。 空闲模式下， CPU 暂停工作，而 RAM 定时计数器，串行口，外中断系统可继续工作，掉电模式冻结
ch07_2锁相环路ok(编辑修改稿)
)( ppKsKsT)(（ 2）二阶 PLL 理想积分滤波器 2221 2)()()(nnee ssssssT22 2)(nne ssss1)1s i n h11( cos h1)1(1)1s i n11(